CMOSTIDIO

三用設計

吉田晴彦

第 8 回

CMOS アナログIC PWM01 の回路設計(4) OP アンプとリミッタ・アンプの設計



PWM01の回路設計の4回目として、OPアンプとリミッタ・アンプを設計する。あと2回でCMOSアナログIC PWM01の設計は完了する。 (編集部)

1. OPアンプ(U3, U4)の設計

電流フィードバック・ループのエラー・アンプに使用する利得帯域幅積 G_B = 5MHz , 電圧利得 A_V = 75dB , 出力ソース電流能力 I_{OM+} 1mAのOPアンプを設計します。また,このOPアンプには電源電圧 V^+ = 5Vで入力電圧範囲 0.5V V_{ICM} 3.5V , 最大出力電圧 V_{OM} 3.5V の特性が要求されます.ここでは,PMOS入力の差動増幅器,NMOSソース接地の利得段,NMOSソース・フォロワの出力バッファによる**図**1のような回路構成とします.

● OPアンプの諸特性

図1のOPアンプの諸特性は簡単に表すと,以下のようになります.

DC電圧利得:
$$A_{O} = \frac{\Delta V_{OUT}}{\Delta V_{IN}} \cong g m_{1,2} (r_{O2} /\!\!/ r_{O4}) g m_{6} (r_{O6} /\!\!/ r_{O7})$$


P点ポール:
$$|\omega_p| = \frac{1}{C_1 g m_6 (r_{06} // r_{07}) (r_{02} // r_{04})}$$

Q点ポール:
$$\left|\omega_{\mathcal{Q}}\right|\cong rac{gm_6}{C_{\mathcal{Q}}}$$


出力端子ポール:
$$\omega_{OUT}\cong \frac{gm_8}{C_I}$$

ゼロ:
$$\omega_Z \cong \frac{1}{C_1 \left(\frac{1}{gm_6} - R_1\right)}$$

以上のことを考慮して, 各素子の定数を検討します.



 $G_B=5 \mathrm{MHz}$, $A_V=75 \mathrm{dB}$, $I_{OM}+1 \mathrm{mA}$ の OP アンプで , PMOS 入力の差動増幅器 , NMOS ソース接地の利得段 , NMOS ソース・フォロワの出力バッファで構成される .



KeyWord

OP アンプ, リミッタ・アンプ, 差動増幅器, 利得段, 出力バッファ, 出力ソース・フォロワ, 位相補償

(1)出力パッファ/ソース・フォロワ: M8

ソース・フォロワ(M8)のトランジスタ・サイズは , 出力ソース電流 I_{OM+} , 出力端子におけるポール OUT の 2点を考慮して決定します .

出力ソース電流: I_{OM} +

出力ソース電流能力 I_{OM} + は , 反転入力電圧 V_{in} = 1.8V , 出力端子電圧 V_O = 2V の条件で I_{OM} + 1mA の仕様です . M9 に定常的に流れる電流 I_{OM} = 700 μ A も考慮し , M8 に必要な電流能力は I_8 1.7mA となります . ここでは , I_8 5mA を満足するようにM8のトランジスタ・サイズを検討します .

まず,M8に使用する素子の種類を検討します.**図**2において,最大出力電圧 V_{OM+} は前段のトランジスタ M7が飽和領域で動作できる最小のソース-ドレイン間電圧 V_{SD7} で制限されます.そのため V_{SD7} V_{SD7} S_{SC} sat S_{SC} の条件で, S_{OM+} 3.5V を満足できる S_{CS8} を考えます.

$$V_{SD7} = V^{+} - V_{OM} + - V_{GS8}$$

ですから, V^+ = 4.7V(最小電源電圧), $V_{OM\,+}$ = 3.5V, $V_{SUX\,sat}$)= 0.15V とすると,

$$V^+$$
 - V_{OM} + - V_{GS8} $V_{SD(sat)}$
4.7 - 3.5 - V_{GS8} 0.15
 V_{GS8} 1.05V

となります.

このことから , M8 には通常のエンハンスメント型のトランジスタでは動作電圧範囲が厳しいため , しきい値電圧の低いイニシャル型(V_{TNI} = 0.35V)のトランジスタを使用します .

次に,**図**2 における M8 の動作点からトランジスタ・サイズを検討します.出力端子電圧 V_O = 2V なので,M8 の




図2 出力ソース・フォロワ

負荷電流能力 /8 5mA を満足する M8 のトランジスタ・サイズを検討する.

動作点は,

$$V_{DS8} = V^{+} - V_{O} = 4.7 - 2 = 2.7V$$

 $V_{GS8} = V^+ - V_{SIX(sat)} - V_O = 4.7 - 0.15 - 2 = 2.55 V$ となります.NMOS トランジスタはしきい値高め $V_{TNI-H} = 0.5 V$ としたワースト条件において,

 V_{GS8} - V_{TNI-H} = 2.55 - 0.5 = 2.05V < V_{DG8} = 2.7V となり,M8の動作点は飽和領域となります.ここで,M8に流れる電流 I_8 は基板バイアス効果の影響を無視すると,

$$I_8 = \frac{1}{2} \mu_{nI} C_{ox} \frac{W_8}{L_8} (V_{GS8} - V_{TNI})^2$$

と表せるので, I₈ 5mAより,

の条件式が導かれ, M8のトランジスタ・サイズはこの条件を満足する必要があります.

出力端子におけるポール: OUT

図2において,出力端子には保護素子やボンディング・パッド,およびプローブ・テスト時の寄生容量などが付加されるため, $50pF \sim 100pF$ 程度の容量性負荷 C_L を考慮しなければなりません.出力端子におけるポールの角周波数our は,

$$\omega_{OUT} \cong \frac{gm_8}{C_I} = \frac{\sqrt{2I_8\mu_{nI}C_{ox}\frac{W_8}{L_8}}}{C_I}$$
(2)

と表せます.

アンプが安定動作するためには , OUTがユニティ・ゲイン周波数(= 利得帯域幅積 G_B)よりも大きい必要があります . このことから式(2)を用いると ,

$$\omega_{OUT} > \omega_{unity}$$

$$\therefore \frac{W_8}{L_8} > \frac{\left(C_L \omega_{unity}\right)^2}{2I_8 \mu_{nl} C_{ox}} \qquad (3)$$

の条件式が導かれます.

以上より,式(1),式(3)を満足するようにM8のトランジスタ・サイズを決定します.ここでは,十分な余裕度を持たせてトランジスタ・サイズを,

$$\frac{W_8}{L_8} = \frac{1280 \left[\mu \text{m}\right]}{2.1 \left[\mu \text{m}\right]}$$

とします.

(2)出力バッファ/カレント・シンク: M9

図3の回路において,基準電流源からの電流 IREF_U3 = I_{13} = 10μ A を M13 と M11 からなるカレント・ミラー回路 と, M10 と M9 からなるカレント・ミラー回路で電流値 I_{OM-} = 700μ A になるように M9 のトランジスタ・サイズを決定します.

ここで,M10 の電流を I_{10} = 50 μ A,トランジスタ・サイズを.

$$\frac{W_{10}}{L_{10}} = \frac{12 [\mu \text{m}]}{2.5 [\mu \text{m}]} \times 4$$

とすると , I_{OM-} = 700 μ A とするために必要な M10 と M9 のカレント・ミラー電流比は ,

$$\frac{W_9 \times n}{L_9} / \frac{W_{10} \times 4}{L_{10}} = \frac{I_9}{I_{10}} = \frac{700 [\mu A]}{50 [\mu A]} = 14$$

となります.ただし,チャネル長変調により電流比が大きくなる方向にずれるので,過去の実績も考慮しM9のトランジスタ・サイズを,

$$\frac{W_9}{L_9} = \frac{12[\mu \text{m}]}{2.5[\mu \text{m}]} \times 50 \left(\frac{W_9 \times 50}{L_9} \middle/ \frac{W_{10} \times 4}{L_{10}} = 12.5 \right)$$

とします.

(3) 差動増幅器/バイアス電流: /5

差動増幅器のバイアス電流 I_5 をスルー・レートから決定します.スルー・レート SR とは,単位時間における出力電圧の最大変化量のことです.これは OP アンプ内部,または外部のキャパシタを充放電するのに要する時間で決まります.PWM01 では,振幅 A=1.5 V,周波数 f=500 kHzの正弦波を歪みなく出力するために必要なスルー・レートとします.スルー・レート SR は,SR=2 Af[V/s]で表されるので,

$$SR = 2 Af$$

= 2 × × 1.5 × 500 × 10³
= 4.71[V/ µs]


となります.

一方,**図**4の OP アンプ内部のスルー・レートは位相補 償用キャパシタ C_1 ,入力段のバイアス電流 I_5 から, $SR=I_5/C_1$ で制限されるので,

$$SR = \frac{I_5}{C_1}$$
 4.7**1** V/ μ s]

 I_5 4.71 × 10⁶ × C_1

を満足するように電流15を決定します.






図3 出力パッファのシンク電流 /ом -

出力シンク電流 I_{OM-} = 700 μ A を満足する M9 のトランジスタ・サイズを検討する .

図4 差動増幅器のバイアス電流/₅

バイアス電流 4をスルー・レートから決定する.




図5 利得帯域幅積 GB

ポール角周波数 $_{p}$ から利得は - 20dB/decの傾きで減少し , その直線上では利得と角周波数の積は一定となる .

(4) **位相補償容量:**C₁

利得帯域幅積 G_B が 、利得が1倍(0dB)になるユニティ・ゲイン角周波数と等しいとすると、**図**5のような周波数特性において 、 P から unity(=2 G_B)までの傾きは - 20 dB/decとなります . その直線上での利得と角周波数の積は一定なので unity は ,

$$\begin{split} & \omega_{unity} = A_0 \times \left| \omega_p \right| \\ & = g m_{1,2} \left(r_{O2} // r_{O4} \right) g m_6 \left(r_{O6} // r_{O7} \right) \times \frac{1}{C_1 g m_6 \left(r_{O2} // r_{O4} \right) \left(r_{O6} // r_{O7} \right)} \\ & = \frac{g m_{1,2}}{C}. \end{split}$$

と表せます.この式から,位相補償容量 C_1 は,

$$gm_{1,2} = \sqrt{I_5 \mu_{pE} C_{ox} \frac{W_1}{L_2}}$$

より,

$$C_{1} = \frac{gm_{1,2}}{\omega_{\text{unifor}}} = \frac{\sqrt{I_{5}\mu_{pE}C_{ox}\frac{W_{1}}{L_{1}}}}{2\pi \times 5 \times 10^{6}}$$

となります.

(5) 差動增幅器/入力段: M1, M2

入力段の差動対 M1, M2の対称性がずれるとオフセット電圧の原因になるので,レイアウト設計時にコモン・セントロイド配置(本誌 2007年2月号,pp.92-100の連載第2回,図3を参照)にすることを考慮して,トランジスタ・サイズは $W_1=W_2=20$ [μ m]×4, $L_1=L_2=5$ [μ m]とします.

(6) 差動増幅器/アクティブ負荷: M3, M4

M3, M4のトランジスタ・サイズについて,最小入力電圧 V_{IN} (min \S 0.5V)を印加したときに,M1 が飽和領域で動作できる条件から検討します.




図6 M3, M4の決定

M3, M4のトランジスタ・サイズは,最小入力電圧 0.5V)の時にM1が飽和領域で動作できるサイズとする.

図6において IN^{-1} 端子に V_{IN} (min)を印加したとき,M5からの電流 I_5 がすべて M1に流れているとすると,M1の V_{SD1} は,

$$V_{SD1} = V_{IN} (\min) + V_{SD1} - V_{GS3}$$

と表せます.ここで,M1 が飽和領域で動作するためには, V_{SD1} V_{SIX} sat \mathcal{D} 関係式が成り立ちます.このことから,

$$V_{SD(sat)} = V_{SG1} - |V_{TPE}|$$

$$V_{GS3} = \sqrt{\frac{2I_5}{\mu_{nE}C_{ox}\left(\frac{W_3}{L_2}\right)}} + V_{TNE}$$

とすると,

$$V_{IN}(\min) - \left\{ \sqrt{\frac{2I_5}{\mu_{nE}C_{ox}\left(\frac{W_3}{L_3}\right)}} + V_{TNE} \right\} + V_{SG1} \quad V_{SG1} - |V_{TPE}|$$

$$\therefore \frac{W_3}{L_3} \quad \frac{2I_5}{\mu_{nE}C_{ox}\left(V_{IN}(\min) + |V_{TPE}| - V_{TNE}\right)^2}$$

の条件式が導かれます.

この条件式を満足するように, M3と M4のトランジスタ・サイズを決定します.

(7)利得段/ソース接地

NMOSソース接地の利得段における,M6のトランジスタ・サイズと電流1/5を検討します.




図7 OP**アンプ** U3,U4) の回路図

(1)~(8)での検討結果,および素子ばらつきや温度変動などを考慮し,回路定数の最適化を図った回路.

Q点(**図**4)で発生するポール $_{O}$ は,

$$\left|\omega_{Q}\right| = \frac{gm_{6}}{C_{Q}}$$

と表せます.アンプが安定動作するためには , $_{\it Q}$ > $_{\it unity}$ である必要があるので ,

$$\frac{gm_6}{C_Q} > \omega_{unity}$$

$$\frac{\sqrt{2\mu_{nE}C_{ox}\frac{W_6}{L_6}I_7}}{C_O} > \omega_{unity}$$
(4)

となります.また,差動入力段の各電圧が等しいときに,M1,M2のドレイン電圧や電流のバランスが崩れることによって生じるシステマチック・オフセット電圧を最小限にするため,M3とM4のドレイン電圧が等しくなるように設定します.そのために必要な条件は,

$$\frac{W_6}{L_6} = \frac{2I_7}{I_5} \cdot \frac{W_4}{L_4} \qquad (5)$$

です.従って,式(4),式(5)の条件から,M6のトランジスタ・サイズ W_6/L_6 と電流 L_7 を決定します.

(8)**位相補償抵抗:**R₁

このOPアンプのゼロは,

$$\omega_{Z} = \frac{1}{C_{1} \left(\frac{1}{gm_{6}} - R_{1} \right)}$$

と表せます.このゼロは, $_Z>0$ の場合,ポールと同じように位相を遅らせる働きをするので,低域に位置すると回路が不安定になってしまいます.そこで, $R_1=1/gm_6$ とすれば, $_Z$ となり,この回路におけるゼロの影響をな

くすことができます.実際には,素子ばらつきや温度特性などの影響で R_1 や gm_6 の値が変動するので,Z=0となるように設定します.

$$\frac{\omega_Z}{C_1 \left(\frac{1}{gm_6} - R_1\right)} \quad 0$$

$$\therefore R_1 \quad \frac{1}{gm_6}$$


ここでは, R_1 の値を上記の条件を満足するように決定します. R_1 により,ゼロは位相余裕が増加する方向に位相特性を変化させます.

図7は,以上の(1)~(8)での検証結果を考慮し,回路定数を最適化した回路です.また,図8は, V^+ =5V時に各素子を標準値の条件で,出力端子の負荷寄生容量 C_L を0~300pFまで変化させた場合のシミュレーション結果です.標準値の条件で電圧利得 A_V =80dB,利得帯域幅積 G_B =5MHzとなり,仕様を満足するオープン・ループの周波数特性となっています.

● 大信号入力時の過渡応答

入力電圧 V_{IN} を 3.5V から 0.5V まで急しゅんに変化させたときの動作を考えます.

図9(a)のように,入力電圧が3.5Vのとき,電流 I_5 はM1にほとんど流れずに,その大部分がM2に流れ込み,P点の電位はV †付近まで上昇します.次に,入力電圧を0.5Vまで下げると, I_5 はM1を介してM3に流れるため,M4が電流を流し始めます.その結果,P点の電位が低下します.



負荷容量[pF]	GB積[MHz]	位相余裕[°]
0	4.94	98.2	
50	4.88	92.1	
100	4.76	86.4	
300	4.17	69.2	

(b) 負荷容量による位相余裕値

叉8 オープン・ルー プ周波数特性

 $V^{+} = 5V$, $C_{L} = 0$ ~ 300pF時のオー プン周波数特性の シミュレーション 結果.十分な位相 余裕が確保されて いる.


図9


る.


の過渡応答

入力電圧 V_{IN}.

を3.5 Vから










図10 P点電位のクランプ

M12を挿入することで,大信号時の入出力過渡応答特性の改善を図る.

このときのP点の電圧変化率はM5の電流 I_5 と位相補償キャ パシタ C_1 で決まるスルー・レートで制限されます.

ここで出力を反転させることを考えると,P点の電位を 1V程度まで下げて,M6をOFFさせなけば出力は反転し ません.そのため,電源電圧 V * が高くなればなるほど, M6が反転するまでの時間がかかることになります.そこ で,**図**10のようなM6が応答するまでの時間を短縮する回 路を考えます.この回路では,M4のゲート-ドレイン間に M12を挿入することで,P点の電圧 V_P にクランプをかけ て, V_{IN-} > 2V の時に, P点の電位を V_P = V_{GS12} + V_{GS3} に 制限します.




図11 大信号時の入出力過渡応答特性 M12を挿入することで, V_pがクラ ンプされ V_oが応答するまでの時間 が短縮される.




図12 OP **アンプ(** U3, U4)の 回路図

PWM01に使用する G_B = $5\,\text{MHz}$, I_{OM} + $1\,\text{mA}$, I_{OM} - = $700\,\mu$ Aの OP アンプの回路 .

この回路で大信号入出力過渡応答特性のシミュレーションを行うと \mathbf{Z} 11のようになります.この結果から,M12を挿入したことでP点の電圧 V_P が $V_{GS12}+V_{GS3}$ 以下に制限されるため,M6が応答するまでの時間が短縮されていることが分かります.

● 全体回路

OPアンプ(U3,U4)の回路図を**図**12に示します.

2. 加算+リミッタ・アンプ (U5, U6, U7)の設計

出力信号をモニタし,出力振幅を制限する電圧リミッタ機能を有する加算アンプ(**図**13)です.電圧クランプされたアンプの出力信号を電流フィードバックの基準信号とすることでフィードバックのかかった過電流制限機能を実現し





図13 加算+リミッタ・アンプのプロック図

出力信号をモニタし出力振幅を制限する電圧リミッタ機能付き加算アンプ.






図14 入出力波形 バイアス電圧2V 振幅 0.75V の正弦波 を入力した時の出力

波形.

ます.加算アンプU5に要求される諸特性は,OPアンプ1 (U3, U4)と同じなので,同様の回路構成・定数となります.

動作は,加算アンプU5の出力(SO端子)がIH端子電圧 V_{III} を超えると、リミッタ・アンプU7が働いてU5の出力 電圧が V_{III} となるようにクランプをかけます.また,U5の 出力(SO端子)がL端子電圧 V_{IL} より小さくなると,リミッ タ・アンプU6が働いてU5の出力電圧が V_{IL} となるように クランプをかけます. 例えば, SI 端子にバイアス電圧2V, 振幅 0.75 V の正弦波を入力し, それ以外の端子は VB2(2V) に電位を固定すると,加算アンプU5の出力は図14のよう な波形となります.

回路は,図15のように加算アンプU5の利得段(M6の ゲート)にリミッタ・アンプU6, U7の出力を接続した構




図 15 加算+リミッタ・ アンプの回路図

加算アンプU5の 利得段(M6のゲー ト)に出力信号を モニタしているア ンプ(U6,U7)出 力を接続した構成 となる.




図16 加算+リミッタ・アンプの位相補償 リミッタ・アンプの安定動作化のた めに C_3 , R_3 と C_4 , R_4 を挿入して位 相補償を行う

成となります.

● 位相補償

位相補償について考えます. \mathbf{Z} 15 において, V_{IL} V_{SO} V_{IH} の範囲では、アンプU6、U7はアンプU5の動作に影響 を与えません . OP アンプ1(U3, U4)と同様にU5の利得 段入出力間にキャパシタ C_1 ,抵抗 R_1 を挿入し位相補償を 行います. しかし, V_{SO} V_{IH} の範囲では出力 SO をアンプ U6で受け, U5の利得段を介して出力SOに至るループに なります. 利得段が1段増えたことになり, 加算アンプU5 における C_1 , R_1 だけでは十分な位相補償が実現できませ ん.従って,新たに位相補償回路を検討する必要がありま す.このことは V_{SO} V_{IH} の範囲におけるアンプU7のルー プに関しても同様のことがいえます.

ここで,位相補償回路を挿入する箇所として最初に考え られるのは, リミッタ・アンプU6の利得段 M18のゲート-ドレイン間です.しかし,ここに挿入すると V_{IL} V_{SO} V_{IH} の範囲での動作時に,アンプU5の特性に影響を与えて しまいます. 従って, 図16のようにリミッタ・アンプU6 の差動増幅回路にキャパシタ C_3 と抵抗 R_3 を挿入して位相 補償を行います.

この位相補償回路により, V_{IL} V_{SO} の範囲におけるP点 でのポールは,

$$\omega_p \cong \frac{1}{C_3 \left(r_{O14} // r_{O16} \right)}$$

となるので, C_3 を調整してポールを低域に移動します.こ こではチップ面積を考慮し, $C_3 = 4pF$ とします.また,リ ミッタ・アンプに関しても同様な位相補償(C_4 , R_4)を行い

ます.

図17に全体の回路を示します.この回路において V_{IL} = 1V , $V_{IH} = 3V$, $V^+ = 5V$, PO = RO = VO = VB2 , $S_I =$ 2.75V として, リミッタ・アンプがクランプ動作する条件 でのU6からU5までの系でのオープン・ループ周波数特性 のシミュレーション結果を図18に示します、この結果か ら C_3 と R_3 による位相補償の効果が確認できます.

● クランプ入力電圧範囲

図19において, IH 端子, および IL 端子の入力電圧範囲 を検討します. 入力電圧範囲はすべてのトランジスタが飽 和領域で動作する電圧範囲です.ここでは,すべてのトラ ンジスタにおいて $V_{DS \text{ sat }}$)= 0.15V , V_{GS} = V_T + $V_{DS \text{ sat }}$ とし




図18 オープン・ループ周波数特性

 V^+ = 5V , V_{IL} = 1V , V_{IH} = 3V , V_{SO} = 2V でのオープン・ループ周波数特性の シミュレーション結果




図17 加算+リミッタ・アンプの回路

PWM01 で使用する加算 + リミッタ・アンプ. IH 端子とIL 端子への印加電圧で出力振幅を制限する.

ます.

(1) IH 端子: V_{I-IH}

最大入力電圧: V_{I-IH}(max)

最大入力電圧 V_{IN} (max)は, M19が飽和領域で動作でき ることを考慮すると,

$$V_{I-IH}$$
(max) = V + - V_{SG21} - $V_{DS19(sat)}$ + V_{GS19}

となります.

ここで, NMOSトランジスタはしきい値低め V_{TNE-L} = 0.65V, PMOSトランジスタはしきい値高め $\mid V_{TPE-H} \mid$ =

$$\begin{split} V_{IN}(\text{ max }) &= V^{+} - V_{SG21} - V_{DS1\mathfrak{Q} \text{ sat }})^{+} V_{GS19} \\ &= V^{+} - (|V_{TPE-H}| + V_{SD2\mathfrak{Q} \text{ sat }}) - V_{DS1\mathfrak{Q} \text{ sat }}) \\ &+ V_{TNE-L} + V_{DS1\mathfrak{Q} \text{ sat }}) \\ &= V^{+} - |V_{TPE-H}| - V_{SD2\mathfrak{Q} \text{ sat }})^{+} V_{TNE-L} \\ &= 5 - 1 - 0.15 + 0.65 \\ &= 4.5 \text{V} \end{split}$$

となります.




図19 クランプ入力電圧範囲

IH端子とLL端子の入力電圧 範囲を検討する.

最**小入力電圧:** V_{I-II}(min)

最小入力電圧 V_{I-IH} (min)は,M23が飽和領域で動作でき ることを考慮すると , V_{IN} (min) = $V_{DS23 \, \mathrm{sat}}$) + V_{GS19} となり ます.ここで, NMOSトランジシスタはしきい値高めで $V_{TNE-H} = 0.95 V$ とすると,

$$V_{IN}(\text{ min }) = V_{DS23} + V_{GS19}$$

= $V_{DS23(\text{ sat })} + (V_{TNE-H} + V_{DS19(\text{ sat })})$
= 0.15 + 0.95 + 0.15
= 1.25V

となります.従って,IH端子のクランプ入力電圧範囲は 1.25V ~ 4.5V となり, 仕様の1.5V ~ 3.5V を満足します.

(2)L端子: V_{I-IL}

最大入力電圧: V_{I-II}(max)

最大の入力電圧 V_{I-II} (max)は,M17が飽和領域で動作で きることを考慮すると, V_{I-II} (max) = V^+ - $V_{SD17(sat)}$ $-V_{SG13}$ となります.ここで, PMOSトランジスタはしき い値高め | V_{TPE-H} | = 1V とすると,

$$V_{I-IL}(\text{ max }) = V^+ - V_{SD17(\text{ sat })} - V_{SG13}$$

= $V^+ - V_{SD17(\text{ sat })} - (|V_{TPE-H}| + V_{DS13(\text{ sat })})$
= 5 - 0.15 - (1 + 0.15)
= 3.7V

となります.

最**小入力電圧:** V_{I-/L}(min)

最小入力電圧 V_{I-II} (min)は,M13が飽和領域で動作でき ることを考慮すると , V_{I-II}(min) = V_{GS15} + V_{SD13 sat)} - V_{SG13} となります.ここで, NMOS トランジスタはしきい値高め V_{TNE-H} = 0.95V , PMOS トランジスタはしきい値低め




図20 入出力過渡応答特性

 $|V_{TPE-L}| = 0.7 V とすると,$

周波数 10kHz, バイアス電圧 2V, 振幅 0.75V の正弦波を入力時の入出力過渡応 答特性のシミュレーション結果.

$$V_{I-IL}(\min) = V_{GS15} + V_{SD13(sat)} - V_{SG13}$$

= $V_{TNE-H} + V_{DS13(sat)} + V_{DS13(sat)}$
- $(|V_{TPE-L}| + V_{DS13(sat)})$
= $V_{TNE-H} + V_{DS13(sat)} - |V_{TPE-L}|$
= $0.95 + 0.15 - 0.7$

= 0.4V

となります.

従って, IL 端子のクランプ入力電圧範囲は0.4V~3.7V となり,0.5V~3.5Vの仕様を満足します.

● 入出力過渡応答

図17の回路で, V_{IL} = 1V, V_{IH} = 3V, V^+ = 5V,PO = RO = VO = VB2として,入力端子SIに周波数10kHz,バ




図21 ダイオードの電圧-電流特性

ダイオードの両端に印加する電圧で内部抵抗が変化する.

イアス電圧2.0V,振幅0.75Vの正弦波を入力した場合の入 出力過渡応答特性のシミュレーション結果を図20に示しま す.出力端子の信号SOが V_{IH} = 3Vと V_{IL} = 1Vで,リミッ トがかかっていることが確認できます.

● ディスクリートによるリミッタ・アンプ

最後に、印加電圧によって内部抵抗が変わるダイオード 素子を用いて,ディスクリート部品で構成したリミット回 路を紹介します.

ダイオードの電圧・電流特性は図21のような特性となり、 ダイオードの両端に印加される電圧によって内部抵抗が変 化します、この特性を利用してリミッタ回路を構成した回 路が図22です, OPアンプで構成された反転増幅回路の帰 還抵抗 R_F と並列にダイオード D_1 , D_2 を接続した回路です.

出力電圧が - V_F < V_O < + V_F では , 普通の反転増幅動作 を行います.

$$V_o = -\frac{R_F}{R_S} V_1$$

 $V_O + V_F$ では, D_1 が ON することにより $V_O = V_F$ とな リ, V_O - V_F では, D_2 がONすることにより V_O = - V_F




図22 ディスクリートによるリミッタ・アンプ

シンプルな回路構成だが、リミット電圧の任意設定が行えず、温度特 性も悪い.

となります.

この回路構成はPWM01のリミッタ・アンプに比べてと てもシンプルな回路となりますが, リミット電圧は使用す るダイオードの順方向電圧 V_F で決まるため,リミット電圧 の設定が任意にできないことや、ダイオードの V_F が温度特 性(約 - 2mV/)を持つため、リミット電圧の温度特性が 悪いなどの短所があります.

参考・引用*文献

- (1)谷口研二; CMOSアナログ回路入門, CQ出版社, 2005年.
- (2) Behzad Razavi著,黒田忠広監訳;アナログCMOS集積回路の 設計 基礎編/応用編,丸善,2003年.
- (3) 吉澤浩和; CMOS OPアンプ回路 実務設計の基礎, CQ出版社, 2007年.

よしだ・はるひこ 新日本無線(株)

<筆者プロフィール> -

吉田 晴彦 . 1985年に新日本無線に入社,プロセス開発や電源IC 設計などに従事、現在ミックスト・シグナルIC設計部門に所属

半導体シリーズ

好評発売中



LSI設計者のための

CMOS アナログ回路入門

谷口 研二 著 A5 判 336 ページ 定価 2.940 円(税込) JAN9784789830379

現在,アナログ回路とディジタル回路を一つのLSIに集積することが珍しくなくなっています.また,LSIの高性能化にと もない,ディジタル回路設計においても,アナログ回路の知識が要求されるようになってきました.

本書は,CMOS LSI時代に求められるアナログ回路の基礎を,わかりやすく解説しています.CMOSアナログ回路のエン ジンである MOSFET の動作原理から,増幅回路,バイアス回路,フィードバック回路などの回路プロック,OPアンプ,A-Dコンバータ,スイッチト・キャパシタ回路などの応用回路を取り上げています.

〒 170-8461 東京都豊島区巣鴨 1-14-2 販売部 🕿 (03)5395-2141 振替 00100-7-10665 CQ出版社